|
|
Személyi adatlap |
Nyomtatási kép ARCHÍV OLDAL Az adatok hitelességéről nyilatkozott: 2014. I. 21. Közlemények |
2012
kézi bevitellel, 2013. XII. 17. |
J. Sziray: Test calculation for logic and short-circuit faults in digital circuits, IEEE 16th International Conference on Intelligent Engineering Systems 2012 (INES 2012), Proceedings, pp. 121-124, Lisbon, Portugal. June 13-15, 2012., pp. 121-124 dokumentum típusa: Konferenciacikk/Előadás vagy poszter cikke nyelv: angol
|
2012
kézi bevitellel, 2013. IV. 05. |
J. Sziray: Test Design of Digital Systems, Széchenyi University Press, Győr, 2012., pp. 1-158 dokumentum típusa: Könyv/Monográfia független idéző közlemények száma: 1 nyelv: angol
|
2011
kézi bevitellel, 2014. I. 15. |
J. Sziray: Complexity Comparisons in Test Generation for Logic Circuits, IEEE 13-th International Workshop on Microprocessor Test and Verification, (MTV-2011), Proceedings, Austin, Texas, USA, December 5-7, 2011., pp. 46-52 dokumentum típusa: Konferenciacikk/Előadás vagy poszter cikke független idéző közlemények száma: 1 nyelv: angol
|
2011
kézi bevitellel, 2013. IV. 05. |
J. Sziray: Complexity Comparisons in Logic Testing, Acta Technica Jaurinensis, Vol. 4. No. 1. 2011., pp. 59-69 dokumentum típusa: Folyóiratcikk/Szakcikk független idéző közlemények száma: 2 nyelv: angol
|
2009
kézi bevitellel, 2014. I. 15. |
J. Sziray: Switch-Level Test Calculation for CMOS Circuits, IEEE 10th International Workshop on Microprocessor Test and Verification, (MTV-09), Proceedings, Austin, Texas, USA, December 7-9, 2009., pp. 58-65 dokumentum típusa: Konferenciacikk/Előadás vagy poszter cikke független idéző közlemények száma: 1 nyelv: angol
|
2006
kézi bevitellel, 2014. I. 15. |
J. Sziray: Test Calculation for Logic and Delay Faults in Digital Circuits, 7th International Workshop on Microprocessor Test and Verification, (MTV-06). Proceedings, Austin, Texas, USA, December 4-5, 2006., pp. 58-65 dokumentum típusa: Konferenciacikk/Előadás vagy poszter cikke független idéző közlemények száma: 3 nyelv: angol
|
2004
kézi bevitellel, 2009. III. 24. |
J. Sziray: A Test Model for Hardware and Software Systems, Journal of Advanced Computational Intelligence and Intelligent Informatics, Vol 8, No. 5, Fuji Tecnology Press Ltd, Tokyo, Japan, 2004., pp. 523-529 dokumentum típusa: Folyóiratcikk/Összefoglaló cikk független idéző közlemények száma: 12 nyelv: angol
|
2001
kézi bevitellel, 2014. I. 15. |
J. Sziray: Calculation of Tests for Delay Faults, IEEE Design and Diagn. of Electr. Circ. & Systems, (Edited by J. Hlavicka, A. Pataricza, M. Renovell, J. Sziray, B. Benyó), Győr, Hungary, 2001., pp. 127-134 dokumentum típusa: Konferenciacikk/Előadás vagy poszter cikke független idéző közlemények száma: 4 nyelv: angol
|
1998
kézi bevitellel, 2009. III. 24. |
J. Sziray: A comprehensive method for the test calculation of complex digital circuits, Periodica Polytechnica, Series of Electronic Engineering, Vol. 41, No. 4, Budapest, January 1998., pp. 251-257 dokumentum típusa: Folyóiratcikk/Szakcikk független idéző közlemények száma: 4 nyelv: angol
|
1979
kézi bevitellel, 2009. III. 24. |
J. Sziray: Test calculation for logic networks by composite justification, Digital Processes, Vol. 5, 1979., pp. 3-15 dokumentum típusa: Folyóiratcikk/Szakcikk független idéző közlemények száma: 12 nyelv: angol
|
| a legjelentősebbnek tartott közleményekre kapott független hivatkozások száma: | 40 |
|
|
|
|
|